MBIST的分组
MemoryBIST的分组规则
outline rule(大致规则)：controller的兼容性规则表示为CCRx; 步骤的兼容性规则表述为SCRx。
CCR1
不同种类的Memory分配给不同的控制器;
CCR2
位于同一个controller的DRAMs必须有一致的行列宽度和bank dimensions;
CCR3
Memory通过 physical region,clock domain,Memory cluster 进行分组; 由多个clock domain 驱动的multi-port memory,选用最快的clock domain进行分组;
CCR4
指定不同group lable的memory 分到不同的组中;
memory进一步划分兼容组,以便于在单个Memory controller步骤中对一组的memory进行并行测试;如果并行测试不同size的memory还要比串行测试他们话的时间要长,那么最好把不同大小的Memory放到不同的组中;这经常发生在一个Memory的行地址很多列地址很少而另一个列地址很多行地址很少的情况下;
SCR1
所有的memory必须使用相同的算法;
SCR2
所有的Memory必须使用相同的operation set;
SCR3
所有的memory必须为相同的种类(SRAM ROM DRAM)
SCR4
所有的DRAMs 必须为相同的row column 以及bank adress bits;
SCR5
对于计数范围,所有的Memory的column segments(列段)必须有相同的low value, high value 可以不同;
SCR7
Memory的bit grouping必须全部为偶数或者奇数;
SCR8
所有的Memory必须有一致的bist_data_out_pipelining的设置
SCR9
所有的Memory必须有一致的DataOutStage的设置;
SCR10
内存组的划分要保证没有超过 Max_power_per_step和max_memories_per_step