高层级综合(high-level-synthesis，HLS)编译 - 待填坑
高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构转换成低抽象级语言描述的电路模型的过程。也是当前ASIC或FPGA设计最为普遍使用的电路建模和描述方法。
一、赛灵思 HLS
github地址 https://github.com/Xilinx/HLS，赛灵思被AMD收购了，这个 Organization 现在挂的是AMD logo
HLS开源实现 https://github.com/Xilinx/hls-llvm-project/tree/2022.2 争取编译个demo 并跑起来
参考
高层次综合：解锁FPGA广阔应用的最后一块拼图
大佬您太强了，还请多多指教哎